Apa yang dimaksud dengan dishing dan erosi dalam proses CMP?

Pemolesan mekanis kimia (CMP), yang menggabungkan korosi kimia dan pemolesan mekanis untuk menghilangkan ketidaksempurnaan permukaan, adalah proses semikonduktor yang signifikan untuk mencapai planarisasi keseluruhan dari bahan semikonduktor.kue kue waferpermukaan. CMP mengakibatkan dua cacat permukaan, piringan dan erosi, yang secara signifikan berdampak pada kerataan dan kinerja kelistrikan struktur interkoneksi.

Dishing berarti pemolesan berlebihan pada bahan yang lebih lunak (seperti tembaga) selama proses CMP, sehingga menghasilkan cekungan sentral berbentuk cakram yang terlokalisasi. Biasa terjadi pada jalur logam lebar atau area logam besar, fenomena ini terutama disebabkan oleh inkonsistensi kekerasan material dan distribusi tekanan mekanis yang tidak merata. Ciri utama Dishing adalah adanya cekungan di tengah garis logam tunggal yang lebar, dengan kedalaman cekungan yang biasanya meningkat seiring dengan lebar garis.

Erosi terjadi di area berpola padat (seperti susunan kawat logam dengan kepadatan tinggi). Karena perbedaan dalam gesekan mekanis dan tingkat pelepasan material, area tersebut memiliki ketinggian keseluruhan yang lebih rendah dibandingkan dengan area jarang di sekitarnya. Erosi bermanifestasi sebagai berkurangnya tinggi pola padat secara keseluruhan, dengan tingkat keparahan erosi yang semakin parah seiring dengan meningkatnya kepadatan pola.

Kinerja perangkat semikonduktor dipengaruhi secara negatif oleh kedua cacat tersebut dalam beberapa cara. Hal ini dapat menyebabkan peningkatan resistensi interkoneksi, yang mengakibatkan penundaan sinyal dan penurunan kinerja sirkuit. Selain itu, dishing dan erosi juga dapat menyebabkan ketebalan dielektrik antarlapisan tidak merata, mengganggu konsistensi kinerja kelistrikan perangkat, dan mengubah karakteristik kerusakan lapisan dielektrik intermetalik. Dalam proses selanjutnya, hal ini juga dapat menyebabkan tantangan penyelarasan litografi, cakupan film tipis yang buruk, dan bahkan residu logam, yang selanjutnya berdampak pada hasil.

Untuk menekan cacat tersebut secara efektif, kinerja proses CMP dan hasil chip dapat ditingkatkan melalui integrasi optimasi desain, pemilihan bahan habis pakai, dan kontrol parameter proses. Pola logam tiruan dapat diperkenalkan untuk meningkatkan keseragaman distribusi kepadatan logam selama fase desain pengkabelan. Pemilihan bantalan pemoles mampu menurunkan cacat. Misalnya, bantalan yang lebih kaku mempunyai deformasi yang lebih sedikit dan dapat membantu mengurangi piringan. Terlebih lagi, formulasi dan parameter slurry juga penting untuk menekan cacat. Slurry dengan rasio selektivitas yang tinggi dapat memperbaiki erosi, namun akan meningkatkan dishing. Mengurangi rasio seleksi mempunyai efek sebaliknya.

Semicorex menyediakan piring penggilingan kue wafer untuk peralatan semikonduktor. Jika Anda memiliki pertanyaan atau memerlukan detail tambahan, jangan ragu untuk menghubungi kami.

Hubungi telepon #+86-13567891907

Email: penjualan@semicorex.com